? 组合逻辑电路的设计及半加器、全加器_牛聚文档

组合逻辑电路的设计及半加器、全加器

组合逻辑电路的设计及半加器、全加器
预览:

实验四 组合逻辑电路的设计 及半加器、全加器

一、实验目的

1. 掌握组合逻辑电路的设计与测试方法

2. 掌握半加器、全加器的工作原理。

二、实验原理和电路

1、组合逻辑电路的设计

使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计

组合电路的一般步骤如图 1.4.1所示。

图 1.4.1 组合逻辑电路设计流程图 根据设计任务的要求建立输入、 输出变量, 并列出真值表。 然后用逻辑代数或卡诺图化简

法求出简化的逻辑表达式。 并按实际选用逻辑门的类型修改逻辑表达式。 根据简化后的逻辑表 达式,画出逻辑图,用标准器件构成逻辑电路。最后,用实验来验证设计的正确性。

1. 半加器

根据组合电路设计方法,首先列出半加器的真值表,见表 1.4.1。

写出半加器的逻辑表达式

S=AB+AB=A⊕ B

C=AB

若用“与非门”来实现,即为

半加器的逻辑电路图如图 1.4.2所示。

在实验过程中, 我们可以选异或门 74LS86及与门 74LS08实现半加器的逻辑功能; 也可用全 与非门如 74LS00反相器 74LS04组成半加器。

第1页/共4页 下一页>尾页